SynCirc

SynCirc: Efficient Synthesis of Depth-Optimized Circuits for Secure Computation

paper circuit
2021-09-29

MPC で深さ最適化

@inproceedings{patra2021syncirc,
  title={SynCirc: Efficient Synthesis of Depth-Optimized Circuits for Secure Computation},
  author={Patra, Arpita and Schneider, Thomas and Suresh, Ajith and Yalame, Hossein},
  booktitle={2021 IEEE International Symposium on Hardware Oriented Security and Trust (HOST)},
  pages={147--157},
  year={2021},
  organization={IEEE},
  url={https://eprint.iacr.org/2021/1153.pdf}
}

Abstract

• 関数をブール回路に変換することができる
• TinyGMW (Demmler et al., CCS’15)
  は，業界標準のハードウェア合成ツール（DC，Yosys）を使用して
  MPC用に深さ方向に最適化された回路を生成しました．この最適化された回路を評価するために，彼らはABYフレームワーク（Demmler et al, NDSS’15）を使用しました。最近のABY2.0
  フレームワーク（Patra et al., USENIX Security’21）では，多入力ANDゲートを用いたラウンド効率の良い構成を提示し，ABYに比べてANDゲートの評価において、ABYよりも6倍以上改善
• 本研究では，MPCアプリケーションのために設計された効率的なハードウェア合成フレームワークであるSynCircを提案する．
• このフレームワークはVerilogとオープンソースツールであるYosys-ABCをベースにしています。このフレームワークはカスタムライブラリと、多入力ANDゲートに対応する新しい制約を提供します。
• 複数入力のANDゲートに対応するカスタムライブラリと新しい制約を提供します。これにより、TinyGMWを最大で3倍改善し、それに伴いオンラインラウンドの複雑さも改善しました。
• 比較、マルチプレクサ、イコールチェックなど、いくつかの新しいビルディングブロックを効率的に実現しました。オンラインラウンド数を22.3%から66.7%向上させることができました。ラウンド数を22.3%から66.7%改善しました。これらの改善により
  本フレームワークは、インターネットのような高遅延ネットワークに適した多ラウンドMPCを実現します。Dessoukyらのルックアップテーブルベースのアプローチ（NDSS’17）と比較して、本フレームワークは1.3×～18×でオンライン通信が改善されました。